(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-334480

(43)公開日 平成6年(1994)12月2日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FI

技術表示箇所

HO3H 11/52

8628 - 5 J

審査請求 有 請求項の数2 OL (全 6 頁)

(21)出願番号

特願平5-122227

(22)出顧日

平成5年(1993)5月25日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 藤井 正浩

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 半導体集積回路

(57)【要約】

【目的】同一導電形FETまたはバイポーラトランジス タを用いて構成できる負性抵抗回路を提供する。

【構成】負性抵抗回路10は、外部接続端子20にドレ イン電極が接続されたNチャネルディプレション形FE T (D-FET) 13のソース電極と外部接続端子30 にソース電極が接続されたNチャネルエンハンスメント 形FET (E-FET) 11のドレイン電極とが接続さ れ、E-FET2のドレイン電極が外部接続端子20 に、ソース電極が外部接続端子30にそれぞれ接続され る。E-FET11のゲート電極は電圧入力端子40 に、E-FET12のゲート電極は直列接続点CとD-FET13のゲート電極とに共通接続される。E-FE T11のドレイン電圧は外部接続端子20および30間 の電圧に応答して上昇した後、再び下降するのでE-F ET12のドレイン電流もその変化に応答して増減す る。



【特許請求の範囲】

【請求項1】 電流入力端子および電流出力端子とその電流入出力端子間の電流を制限する制御端子とをそれぞれ有する第1および第2の各素子と負荷素子とを備え、前記負荷素子および前記第1の素子が直列接続された直列接続回路と前記第2の素子とが第1および第2の外部接続端子間に互いに並列接続の状態で挿入され、前記第1の素子の制御端子が前記第1の外部接続端子との間に所定の制御電圧が供給される制御電圧入力端子に接続され、前記第2の素子の制御端子が前記直列接続回路の直列接続点に接続されて負性抵抗回路が構成されることを特徴とする半導体集積回路。

電流入力端子および電流出力端子とその 【請求項2】 電流入出力端子間の電流を制限する制御端子とをそれぞ れ有する第1および第2の各素子と負荷素子とを備え、 前記負荷素子および前記第1の素子が直列接続された直 列接続回路と前記第2の素子とが第1および第2の外部 接続端子間に互いに並列接続の状態で挿入され前記第1 の素子の制御端子が前記第1の外部接続端子との間に所 定の制御電圧が供給される制御電圧入力端子に接続され 前記第2の素子の制御端子が前記直列接続回路の直列接 続点に接続された負性抵抗回路の、前記第2の外部接続 端子および接地電位間に駆動素子が挿入接続され、その 駆動素子の制御端子が入力端子に、前記第2の外部接続 端子が出力端子に、前記第1の外部接続端子が電源電位 にそれぞれ接続されてヒシテリシス特性を有するインバ ータ回路を構成することを特徴とする半導体集積回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体集積回路(IC)に係わり、特にICチップへの内蔵に適した複数の電界効果トランジスタ(FET)からなる負性抵抗回路に関する。

[0002]

【従来の技術】上記した負性抵抗回路を用いるとICチップに内蔵される記憶回路やフリップフロップ回路を少ない素子数でその回路構成を単純化でき、さらに多値論理回路を容易に構成できるので新しい機能をもった回路を実現することも可能である。

【0003】そのため、古くはエサキダイオードから最近の共鳴トンネルダイオードに至る種々の負性抵抗素子が開発されてきた。しかし、これらの素子はICチップ内に使用されるバイポーラトランジスタやFETとはその製造方法が異るために、その負性抵抗素子を用いた回路は未だ実用化には至っていない。また、共鳴トンネルダイオードには室温で負性抵抗特性を得ることが難かしいという欠点がある。一方、トランジスタやFETのみで回路的に負性抵抗を実現する試みもなされてきた。その一例が「電子情報通信学会論文誌」1985年1月、J68-C巻、第43ページに記載されている。図6

(a)を参照すると上記刊行物に所載の負性抵抗回路は、接続端子20および30の間にPチャネルディプレション形FET15およびNチャネルディプレション形FET16が直列接続の状態で互にドレイン電極を接続して挿入され、それぞれのゲート電極は他方のソース電極に接続された構成である。

【0004】再び図6(a)を参照すると、この負性抵抗回路は接続端子20および30間に供給される電圧が0V近傍のときは、Pチャネルディプレション形FET15およびNチャネルディプレション形FET16は共にオン(ON)状態にある。

【0005】供給電圧を徐々に増加させていくとそのゲ ート・ソース間電圧は、Pチャネルディプレション形F ET15では負方向に、Nチャネルディプレション形F ET16では正方向にそれぞれ変化し、双方のFETは 共にドレイン電流が減少する。この特性を利用して負性 抵抗特性を実現している。この負性抵抗回路を構成する FETはディプレション形にすることが必要であるが、 エンハンスメント形で構成した例が特願平1-5869 3号公報に記載されている。図6 (b) を参照するとこ の公報所載の負性抵抗回路は、Pチャネル形FET17 の基板端子およびNチャネル形FET18のドレイン電 極が接続され、またNチャネル形FET17の基板端子 およびPチャネル形FET18のドレイン電極が接続さ れ、 P チャネル形 F E T 1 7 の ソース 電極が 接続 端子 2 0にゲート電極が端子50に、Nチャネル形FET18 のソース電極が接続端子30に、ゲート電極が端子60 にそれぞれ接続された構成である。

【0006】再び図6 (b) を参照すると、この負性抵 抗回路は、Nチャネル形FET18のソース電極側接続 端子30の電圧に対してNチャネル形FET18の基板 電位がソース電極電位と同一な場合のNチャネル形FE T18のしきい値電圧と基板電位がソース電極電位より 低い場合のNチャネル形FET18のしきい値電圧との 間にある電圧がゲート電極側端子60に供給され、Pチ ャネル形FET17のソース電極側端子20に供給され る電圧に対して基板電位がソース電極電位と同一な場合 のPチャネル形FET17のしきい値電圧と基板電位が ソース電極電位より高い場合のPチャネル形FET17 のしきい値電圧との間にある電圧がゲート電極側端子5 0に供給される。このようにして負性抵抗回路を得てい る。すなわち、この負性抵抗回路がオフ(OFF)状態 からON状態へ移行する場合は、ゲート電極側端子50 および60のいずれか一方または両方の供給電位を変化 させ、少なくとも一のFETをON状態にすればよい。 または接続端子20および30間の電圧を大きくしてF ET17および18のいずれか一方のドレイン・ソース 電極間電圧がその耐圧を越えて他方のFETの基板に電 流が流れ込むことによってもできる。また、ON状態か 50 らOFF状態へ移行する場合は、接続端子20および3

3

0間の電位差を0Vにして回路全体の電流を0にするか、ゲート電極側端子50および60のいずれか一方または両方のゲート電極電圧を変化させて、FET17および18のいずれか一方または両方をOFF状態にする。

[0007]

【発明が解決しようとする課題】上述した従来技術の負性抵抗回路は、Pチャネル形FETおよびNチャネル形FETの2種類の導電形FETが必要であるため、Nチャネル形MOSFET、ECL(emitter coupled logic)、あるいはGaAs(gallium arsenid)FETを用いたDCFL(direct coupled field effect transistor logic)のように単一の導電形FETを用いて構成される回路では使用できないという欠点があった。また、この欠点はバイポーラトランジスタを用いて同様の回路を構成した場合にも存在する。

【0008】本発明の目的は、上述の欠点に鑑みなされたものであり、同一導電形のFETを用いて構成した負性抵抗回路を提供することにある。

[0009]

【課題を解決するための手段】本発明の特徴は、電流入力端子および電流出力端子とその電流入出力端子間の電流を制限する制御端子とをそれぞれ有する第1および第2の各素子と負荷素子とを備え、前記負荷素子および前記第1の素子が直列接続された直列接続回路と前記第2の素子とが第1および第2の外部接続端子間に互いに並列接続の状態で挿入され、前記第1の素子の制御端子が前記第1の外部接続端子との間に所定の制御電圧が供給される制御電圧入力端子に接続され、前記第2の素子の制御端子が前記直列接続回路の直列接続点に接続されて負性抵抗回路が構成されることにある。

【0010】本発明の他の特徴は、電流入力端子および電流出力端子とその電流入出力端子間の電流を制限する制御端子とをそれぞれ有する第1および第2の各素子と負荷素子とを備え、前記負荷素子および前記第1の素子が直列接続された直列接続回路と前記第2の素子とが第1および第2の外部接続端子間に互いに並列接続の状態で挿入され前記第1の素子の制御端子が前記第1の外部接続端子との間に所定の制御電圧が供給される制御電圧入力端子に接続され前記第2の素子の制御端子が前記直列接続回路の直列接続点に接続された負性抵抗回路の、前記第2の外部接続端子および接地電位間に駆動素子が挿入接続され、その駆動素子の制御端子が入力端子に、前記第2の外部接続端子が出力端子に、前記第1の外部接続端子が電源電位にそれぞれ接続されてヒシテリシス特性を有するインバータ回路を構成することにある。

[0011]

【実施例】本発明の実施例について図面を参照しながら

説明する。

【0012】図1は本発明の第1の実施例の回路図、図2はこの実施例の内部電圧特性を示す図である。また図3はこの実施例の電流特性を示す図である。

4

【0013】図1を参照すると、この図に示した本発明 の負性抵抗回路10は、第1のNチャネルエンハンスメ ント形FET (E-FET) 11および第2のE-FE T12と負荷素子となるNチャネルディプレション形F ET (D-FET) 13と外部接続端子20および30 10 と制御電圧入力端子40とを備え、外部接続端子20に ドレイン電極が接続されたD-FET13のソース電極 と外部接続端子30にソース電極が接続されたEIFE T11のドレイン電極とが接続された直列接続回路に対 して並列接続の状態で、E-FET12のドレイン電極 が外部接続端子20に、ソース電極が外部接続端子30 にそれぞれ接続される。E-FET11のゲート電極が 制御電圧入力端子40に接続され、E-FET12のゲ ート電極がDーFET13およびE-FET11の直列 接続点CとD-FET13のゲート電極とに共通接続さ れた構成になっている。

【0014】図2および図3を併せて参照すると、本実施例の負性抵抗回路10は外部接続端子20および30間に供給される電圧Vが上昇すると直列接続点Cおよび外部接続端子30間の電圧V1は0Vから徐々にハイ

(H)レベルに向って上昇する(図2-T1)。このときE-FET11はOFF状態にあるから電圧V1は電圧Vに等しい。さらにE-FET11のしきい値電圧をVt1とすると、電圧Vが電圧V0+Vt1を越えたときに電圧V1はしきい値電圧Vt1よりも大きくなる。そのためE-FET11にドレイン電流が流れ始め電圧V1は下降する(図2-T2)。このときの電圧V1の極大値は電圧V0+Vt1よりも少し高い値になる。

【0015】ここでE-FET12のしきい値電圧Vt2を電圧V1の極大値よりも小さく選び、また電圧V0が極大値のときのE-FET12の電流をE-FET11の電流よりも大きくなるようにE-FET12のゲート幅あるいは電圧V1の値を設計すると、外部接続端子20から同30に流れる電流が電圧V1の上昇と共に増加し(図3-T1)電圧V1の極大値近傍(図2-V1max)で極大となる特性(図3-T2のImax)、すなわち負性抵抗特性が得られる。

【0016】ここで図2は、各FETのしきい値電圧を E-FET11および12は共に0.1 V、D-FET13は-0.4 Vに、ゲート幅をE-FET11は 5μ m、E-FET12は 20μ mおよびD-FET13は 3.5μ mに、電圧V0を0.4 Vにそれぞれ設定した ときの電圧Vおよび電圧V1の関係を示した特性曲線である。また図3はそのときの外部接続端子20および30間の電流電圧特性を示し、電圧Vが約0.7 Vから

50 0.9 V の電圧領域 (図 3 - T 2) で負性抵抗が得られ

5

た。

【0017】本実施例では、E-FET11の負荷素子としてゲート・ソース電極間を接続したD-FET13を用いたが抵抗素子を用いても同様な負性抵抗特性が得られる。またしきい値電圧Vt2を電圧V0+V1よりも小さくできればよいことから、E-FET12にしきい値電圧が負となるディプレション形を用いることも可能である。さらにFETに限らずバイポーラトランジスタを用いて本実施例と同様な負性抵抗回路を構成することができる。

【0018】図4および図5を参照すると、これらの図に回路図および入出力特性の図を示した第2の実施例は前述した第1の実施例をヒシテリシス特性をもつインバータ回路へ適用した例である。第1の実施例の負性抵抗回路10と異るところは外部接続端子20が電源電位VDDに供給され、制御電圧入力端子40が制御電圧入力端子400に接続され、外部接続端子30が出力端子300に接続され、外部接続端子30が出力端子300に接続され、外部接続端子30が出力端子300に接続され、外部接続端子30が出力端子300に接続されたことである。

【0019】それ以外の構成は第1の実施例と同様であり、対応する各部位には同一の符号を付して構成の説明は省略する。

【0020】図4および図5を併せて参照すると、E-FET11のゲート電極に接続された制御電圧入力端子40および外部接続端子20の間には対応する端子40のおよび200を介して電圧V0が供給され、さらに外部接続端子20には端子400を介して電源電位VDDが供給されている。ここで各FETのしきい値電圧はE-FET11、12および13は共に0.1V、D-FET13は0.4Vであり、またゲート幅はE-FET1が5 μ m、E-FET12が20 μ m、E-FET14が30 μ m、およびD-FET13が3.5 μ mであり、電圧V0は0.4V、電源電位VDDは2Vとした。

【0021】上記した条件におけるこの負性抵抗回路1 0を適用したヒシテリシス特性をもつインバータ回路1 00の入出力特性を示した図5を参照すると、制御電圧 入力端子400に供給される入力電圧を0VからHレベルに向って上昇させたときの出力端子300における出力電圧との関係を特性曲線Aで、2VからLレベルに向って下降させたときの関係を特性曲線Bで表わしてある。これらの特性曲線によれば本実施例のインバータ回路100はヒシテリシス特性をもった入出力特性が得られており、本実施例を記憶回路およびフリップフロップ等の回路に応用することが可能である。

6

[0022]

0 【発明の効果】以上説明したように、本発明の負性抵抗 回路は、2個の同一導電型FETおよび負荷素子を備 え、異なる導電型の素子を必要としないので、NMO S、GaAs、およびECL回路等の同一導電形素子の みからなるICチップに内蔵させることができるという 効果を有する。また負性抵抗回路を用いないメモリセル およびフリップフロップ、あるいは多値論理回路等より も少ない素子数で構成できるという効果も有する。

【図面の簡単な説明】

【図1】本発明の第1の実施例を示す回路図である。

20 【図2】第1の実施例の内部電圧特性の図である。

【図3】第1の実施例の電流電圧特性の図である。

【図4】本発明の第2の実施例を示す回路図である。

【図5】第2の実施例の入出力特性の図である。

【図6】(a)は従来の負性抵抗回路の一例を示す回路 図である。(b)は従来の負性抵抗回路の他の例を示す 回路図である。

【符号の説明】

10 負性抵抗回路

11,12,14 Nチャネルエンハンスメント形F 30 ET

13 Nチャネルデプレション形FET

20,30 外部接続端子

40,400 制御電圧入力端子

100 ヒシテリシス特性をもつインバータ回路

200 電源電位 (VDD)

300 出力端子

500 入力端子

